⑩特許出願公開

@ 公開特許公報(A) 平3-228429

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成3年(1991)10月9日

H 03 K 19/018

8941-5 I H 03 K 19/092

審査請求 未請求 請求項の数 3 (全5頁)

公発明の名称 ECL−CMOSレベル変換回路

②特 願 平2-24104

20出 願 平2(1990)2月1日

@発明者 及川

尚人

東京都港区芝5丁目33番1号 日本電気株式会社内

の出 願 人

日本電気株式会社

東京都港区芝5丁目7番1号

加代理人 弁理士内原 晋

明細

発明の名称
ECL-CMOSレベル変換回路

2. 特許請求の範囲

- 1. 差動増幅回路により入力段を構成し、エミッタホロワにより出力段を構成するECLーCMOSレベル変換回路において、前記出力段と出力端子の間に高電位側電源電圧より前記エミッタホロワを構成するトランジスタの順方向ベース・エミッタ電圧降下させる第1の電圧変化手段と、前記出力端と低電位側電源であるの間に低電位側電源電圧より前記トランジスタの順方向ベース・エミッタ電圧の整数倍上昇させる第2の電圧変化手段を含むローレベルクランプ回路を設けたことを特徴とするECLーCMOSレベル変換回路。
- 2. 前記出力段の前段に前記ローレベルクランプ 回路を設けたことを特徴とする請求項1記載の

ECL-CMOSレベル変換回路。

- 3. 前記第1及び第2の電圧変化手段がダイオー ド案子から成ることを特徴とする請求項1又は 2記載のECL-CMOSレベル変換回路。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はECLレベル入力信号をCMOSレベル信号に変換するECLーCMOSレベル変換回路に関する。

〔従来の技術〕

従来、この種のECL-CMOSレベル変換回路として、第5図に示す回路が用いられていた。すなわち、バイポーラ・トランジスタQ208,Q209により構成される差動増幅器の出力をエミッタホロワで受け、さらにそれに続く抵抗R201によってレベルシフトを行なうものである。回路を構成する抵抗を適当に選択することにより、振幅の中心を電源電圧差(以下、VccーVssと略す)のおよそ半分に設定することが可能である。

[発明が解決しようとする課題]

上述した従来のECL-CMOSレベル変換回路は、エミッタホロワとそれに統く抵抗により構成されているため、この抵抗と、このレベルシフト回路の負荷となるCMOS回路の入力容量との積に比例した遅れが生じてしまうという欠点がある。また、抵抗の比によって出力の振幅の中心をす(VccーVss) に設定しているため、抵抗およびトランジスタの順方向ベース・エミッタ間電圧(以下Vョスと略す)のばらつきによってす(VccーVss)からずれる欠点がある。

本発明の目的は、出力の振幅を固定することができるECL-CMOSレベル変換回路を提供することにある。

〔課題を解決するための手段〕

本発明のECL-CMOSレベル変換回路は差動増幅回路により入力段を構成し、エミッタホロワにより出力段を構成するECL-CMOSレベル変換回路において、前記出力段と出力端子の間に高電位個電源電圧より前記エミッタホロワを構

差動増幅回路の出力と高位側電源端子1間に抵抗R101が設けられ、その抵抗によって生じる電圧がベースに供給されるトランジスタQ102が高位側電源端子1とCMOSレベル出力端子2の間に設けられている。このトランジスタQ102とCMOSレベル出力端子2の間には、トランジスタQ102のVBEの整数倍、本実施例ではVBEの電圧降下を生じるダイオードD104が設けられている。

高位側電源端子1とCMOSレベル出力端子2間にはトランジスタQ101が設けられ、そのベースと低位側電源端子0間にはトランジスタQ101のVarの整数倍、本実施例ではVarの電圧降下を生じる3つのダイオードD101、D102、D103を直列接続して、ローレベルクランプ回路を構成している。

次に本実施例の動作を説明する。まずECLレベル入力端子(+)3にデジタル信号のハイレベルが入力した場合、ECLレベル入力端子(-)4にはデジタル信号のロウレベルが入力している。こ

成するトランジスタの順方向ベース・エミッタ電 圧の整数倍電圧降下させる第1の電圧変化手段と、 前記出力端と低電位側電源との間に低電位側電源 電圧より前記トランジスタの順方向ベース・エ ミッタ電圧の整数倍上昇させる第2の電圧変化手 段を含むローレベルクランプ回路を設けたことを 特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。 第1図は本発明の第1の実施例を示す回路図である。同図に示すように、ECLレベル入力端子 (+)3はNPNトランジスタQ106のベースに接続され、ECLレベル入力端子(-)4はNPNトランジスタQ105のベースに接続されている。トランジスタQ103及びQ104により差動増幅回路を形成しており、それぞれのトランジスタが飽和しないようなベース電圧を供給するため、トランジスタQ105,抵抗R103,ダイオードD105と、トランジスタQ106,抵抗R104,ダイオードD106によりレベルシフトを行なっている。

の状態ではトランジスタQ104はオンし、トランジスタQ103はオフしているため、電流源C103による電流はほとんどがトランジスタQ104を流れているため、抵抗R101による電圧降下はほとんど起こらずCMOSレベル出力端子2には、高位側電源電圧VccよりトランジスタQ102のVBEとダイオードD102のVBEだけ降下した電圧が得られる。つまりCMOSレベル出力端子の電圧をVonとすると、

次に、ECLレベル入力端子(+) 3 にデジタル信号のロウレベルが入力した場合、ECLレベル入力端子(-) 4 にはデジタル信号のハイレベルが入力している。この状態ではトランジスタQ104はオフしており、トランジスタQ103はオンしているため、電流源C103による電流はほとんどがトランジスタQ103を流れているため、抵抗R101による電圧降下が起こる。この電圧降下がトランジスタQ101をオンさせるのに十分

大きいように設定すると、つまり、抵抗R101による電圧降下がVcc-Vss-2Vasよりも大きいようにC103の電流値とR101の抵抗値を設定することによりトランジスタQ102がオフし、一方、トランジスタQ101がオンするため、CMOSレベル出力端子2には、ダイオードD101~D103による電圧降下3Vasから、トランジスタQ101のVasを差し引いた電圧2Vesだけ低位側電源電圧Vssより大きい電圧が発生し、それより低くはならない。つまりロウレベル時の出力電圧Vssは

V... = Vss + 2 Vss② と固定される。

①式と②式より電源電圧と出力電圧の関係を第4回に示す。この図より、トランジスタのVaxの整合がとれていれば電源電圧が変動しても、出力振幅の中心を電源電圧の半分つまりま(Vcc - Vsa)に固定することができる。

は正の整数)の電圧を出力するようにトランジスタ及びダイオードを構成することにより、出力電圧の中心が電源電圧に依らずにす(Vcc - Vss)に固定できる効果がある。また、出力段に抵抗を用いていないため高速でCMOS回路をドライブできる効果がある。

4. 図面の簡単な説明

第1図は本発明の第1の実施例を示す回路図、第2図は本発明の第2の実施例を示す回路図、第3図は本発明の第3の実施例を示す回路図、第4図は本発明のECL-CMOSレベル変換回路の動作を説明するための図、第5図は従来例を示す回路図である。

Q101~Q106, Q201~Q211, Q301 ~Q307, Q401~Q404……NPNトランジスタ、D101~D106, D201, D202, D301~D303, D401~D405……ダイオード、R101~R104, R201~R210. R301~R306, R401~R404……抵抗、 第2図は本発明の第2の実施例を示すECLーCMOSレベル変換回路の回路図である。R301とR302の抵抗値は4:1に設定されており、トランジスタQ302のベース電圧には(Vss+5Vse)の電圧がかかっている。出力電圧がロウレベル時にオンするトランジスタQ301をエミッタホロワの前段に設けたことにより、ロウレベル時にはQ304による引き込みが起こり、より高速な動作が可能となる。

第3図は本発明の第3の実施例を示すECL-CMOSレベル変換回路の回路図である。出力電圧 がロウレベル時にはオンするトランジスタQ401 のベース電圧は(Vss+3Vsz)の電圧がかかっ ており、出力電圧は、ハイレベル時にVccーVsz, ロウレベル時にVss+Vszとなっている。本実施 例は第2の実施例に比べ素子数が少ないという利 点がある。

・〔発明の効果〕

以上説明したように本発明は、ハイレベル時に Vcc-nVaz、ロウレベル時にVss+nVaz(n

C101~C105, C201~C202, C301~ C305, C401~C404……電流源、0…… 低位側電源端子、1……高位側電源端子、2…… CMOSレベル出力端子、3……ECLレベル入 力端子(+)、4……ECLレベル入力端子(-)。

代理人 弁理士 内 原 晋



